ΠΡΟΣΦΑΤΑ η Intel, AMD και Nvidia αποφάσισαν επιτέλους να διαθέσουν ως ανοικτό πρότυπο για όλους τους κατασκευαστές το νέο USB 3.0 το οποίο θα δούμε σε ισχύ προς το τέλος του έτους σύμφωνα με τις πρώτες εκτιμήσεις. Τώρα όμως έχουν ρίξει το κύριο βάρος των τεχνολογικών τους ετοιμασιών για τα νέα χαρακτηριστικά του πρότυπου PCI Express 3.0 που αναμένεται να εμφανιστεί σε προϊόντα κοντά στο 2010. Οι μηχανικοί φροντίζουν για την συμαβατότητα με την τωρινή έκδοση 2.0, την διατήρηση του ίδιου slot και παράλληλα την αύξηση της ταχύτητας από τα 5 στα 8 gigatransfers / second ώστε να διατηρηθεί η γνωστή συμβατότητα προς τα πίσω. Αρκετοί ερευνητές σχολίασαν και επισημοποίησαν μερικά χαρακτηριστικά του προτύπου σε σχετικό άρθρο στην Wikipedia για το PCIe 3.0 κάνει λόγο και για βελτιώσεις σε “signaling and data integrity, including transmitter and receiver equalization, PLL improvements, clock data recovery, and channel enhancements for currently supported topologies”. Με άλλα λόγια οι βελτιώσεις σε επίπεδο υλικού θα είναι αρκετές καθώς και η διασύνδεση με τα υπόλοιπα υποσυστήματα στην μητρική και αυξημένη διαμεταγωγή δεδομένων. Για να δούμε!
Ετοιμάζονται τα specs του PCI Express 3.0!
ΠΡΟΣΦΑΤΑ η Intel, AMD και Nvidia αποφάσισαν επιτέλους να διαθέσουν ως ανοικτό πρότυπο για όλους τους κατασκευαστές το νέο USB 3.0 το οποίο θα δούμε σε ισχύ προς το τέλος του έτους σύμφωνα με τις πρώτες εκτιμήσεις. Τώρα όμως έχουν ρίξει το κύριο βάρος των τεχνολογικών τους ετοιμασιών για τα νέα χαρακτηριστικά του πρότυπου PCI Express 3.0 που αναμένεται να εμφανιστεί σε προϊόντα κοντά στο 2010. Οι μηχανικοί φροντίζουν για την συμαβατότητα με την τωρινή έκδοση 2.0, την διατήρηση του ίδιου slot και παράλληλα την αύξηση της ταχύτητας από τα 5 στα 8 gigatransfers / second ώστε να διατηρηθεί η γνωστή συμβατότητα προς τα πίσω. Αρκετοί ερευνητές σχολίασαν και επισημοποίησαν μερικά χαρακτηριστικά του προτύπου σε σχετικό άρθρο στην Wikipedia για το PCIe 3.0 κάνει λόγο και για βελτιώσεις σε “signaling and data integrity, including transmitter and receiver equalization, PLL improvements, clock data recovery, and channel enhancements for currently supported topologies”. Με άλλα λόγια οι βελτιώσεις σε επίπεδο υλικού θα είναι αρκετές καθώς και η διασύνδεση με τα υπόλοιπα υποσυστήματα στην μητρική και αυξημένη διαμεταγωγή δεδομένων. Για να δούμε!
0 Post a Comment:
Δημοσίευση σχολίου